Регистровая память ddr3 что это
Регистровая память ˗ эксклюзивная серверная начинка
Приветствую вас, мои дорогие читатели. Предметом нашей сегодняшней беседы будет регистровая память. Большинство из вас скорей всего впервые слышат этот термин, поскольку обычные пользовательские компьютеры не имеют к нему никакого отношения. А раз так, то логично предположить, что такой модуль обладает какими-то дополнительными или незаурядными возможностями.
Речь идет о разновидности оперативной памяти, и вы скажете, что неплохо было бы ее заполучить и опробовать в деле. Но давайте не будем спешить. Дочитайте статью до конца и вы, узнаете не только, что это за память, но и что с ней можно и что нельзя делать.
Для начала определимся с терминами.
Регистровая память (Registered Memory) обозначается аббревиатурой RDIMM, так как является разновидностью обычной DIMM памяти, которую мы хорошо знаем как DDR2, DDR3, DDR4.
Соответственно нерегистровую память называют, unregistered DRAM или UDIMM. Так же регистровую память именуют буферной, что справедливо в отношении принципа ее работы.
Для чего нужны регистры?
Теперь вспомним, как работает ОЗУ. Данные загружаются в нее с жесткого диска, но команды на выполнение этих действий идут из центрального процессора. А точнее из контроллера памяти, который напрямую связан с чипами оперативки. При работе обычных компьютеров (даже игровых) все процессы происходят в штатном режиме.
Но вот в серверах интенсивность обращений к оперативке намного выше, причем одновременно может обрабатываться множество невзаимосвязанных запросов. Очевидно, что при этом может быть задействовано сразу несколько микросхем ОЗУ, что приводит к повышению токовой нагрузки на контроллер и увеличивает риск выхода его из строя.
Чтобы повысить надежность системы «Оперативная память – Контроллер» между ними интегрируется регистровый модуль, в котором происходит предварительная буферизация информации при ее чтении или записи. Сам этот чип располагается непосредственно на планке оперативной памяти, которая поэтому и называется регистровой.
Как опознать RDIMM?
Выходит, у регистровой памяти отличие от обычной в дополнительной микросхеме, спросите вы? Конечно да, но не спешите заниматься подсчетом чипов.
Дело в том, регистровая память используется исключительно как серверная. А значит, в ней обязательно должна быть реализована технология ECC (error-correcting code memory), назначение которой ˗ коррекция ошибок в считываемой из ОЗУ информации. Специальный процессор, так же установленный на плашке оперативки, сверяя её с исходными данными, записанными в память, и способен при этом обнаружить несоответствие бита в одном машинном слове.
Обычно на 8 микросхем ОЗУ идет один модуль ECC и один регистровый, который, кстати, отличается меньшими размерами. Зная это, при беглом взгляде на планку памяти можно подсчитать общее количество чипов и сделать вывод о том обычная это оперативка или нет.
Чтобы не запутаться в подсчёте микросхем я все-таки предлагаю обращать внимание на маркировку, по которой вы легко определите регистровую память. Просто прочитайте, что написано в конце: если есть символы «R» или «REG» то это она.
Необычные качества регистровой памяти
Теперь поговорим об особенностях регистровой памяти. Это полезная информация, особенно для тех, кто возжелал с ее помощью апгрейдить свой ПК:
Дополнительный буферный элемент в структуре связи между ОЗУ и контроллером влияет на быстродействие памяти, ведь каждое обращение к регистрам производится потактово. А значит, на величину такта такая память будет медленнее обычной. Если сравнивать с SDRAM то задержка имеет место для начального цикла запросов.
Вот такая она, регистровая память.
Нравится вам это, или нет, но она не для всех. Да, она и по цене дороже, и в продаже встречается не так часто. Но главное, у нее узкая серверная специализация. Но, друзья, согласитесь, RDIMM это очень интересный объект, изучив который вы не только повысили уровень своих компьютерных знаний, но и получили дополнительную информацию о работе оперативки.
На этом я заканчиваю нашу беседу и желаю вам всем процветания и успехов.
Регистровая память
↑ следующая новость | предыдущая новость ↓
Регистровая память (registered, буферизованная, buffered) – вид оперативной памяти, модули которой содержат регистр между микросхемами памяти и контроллером памяти. Обычно используется в системах, требующих масштабируемости и отказоустойчивости. Наличие регистров уменьшает электрическую нагрузку на контроллер памяти, что позволяет устанавливать большее количество модулей памяти на один канал. Таким образом, обеспечение максимального объема памяти, поддерживаемого современными процессорами, возможно только при использовании регистровой памяти
Регистровые модули (RDIMM) необходимы для установки большого объема оперативной памяти по сравнению с небуферизованной памятью DIMM (UDIMM). Стоит учитывать, что модули UDIMM – неважно, с поддержкой ECC или без нее, – не могут работать совместно с RDIMM, причем в некоторых случаях попытка совместить такую память может привести к выходу из строя материнской платы либо модулей памяти. Поэтому, выбирая память, необходимо сразу брать регистровые модули, так как в случае модернизации не придется заменять всю память сервера. Максимальные значения объема памяти, ее частоты и количество модулей приведены в таблице ниже. Также здесь представлена информация о LRDIMM:
Преимущества регистровой памяти прекрасно демонстрируют серверные материнские платы, например SuperMicro X9DR3-LN4F+, на которой имеется 24 слота памяти, по 12 на каждый процессор. Так как процессоры для данной платы поддерживают четырехканальную память, получаем три модуля на канал. Для сравнения – платы для похожих процессоров, не поддерживающих регистровую память, имеют максимум восемь слотов памяти.
Некоторым недостатком регистровой памяти является небольшое уменьшение производительности. Каждое чтение и запись буферизуются в регистре на один такт, прежде чем попадут с шины памяти в чип DRAM, поэтому регистровая память считается на один такт более медленной, чем нерегистровая. Для памяти типа SDRAM, к которой относятся современные DDR3 и DDR4 модули, эта задержка существенна только для первого цикла в серии запросов.
Что такое регистровая RDIMM-память и зачем нужен ECC
Содержание
Содержание
Что такое RDIMM, для чего нужен регистр
Оперативная память в сокращении может называться ОЗУ. Ее также называют оперативным запоминающим устройством, памятью с произвольным доступом, RAM. ОЗУ также можно ласково назвать «оперативкой». RAM логически состоит из ячеек памяти. Каждая ячейка хранит количество бит, равное степени двойки. 2^3=8 бит, 2^4=16 бит, 2^5=32 бит, 2^6=64 бит. У каждой ячейки памяти есть свой адрес. Адрес ячейки «оперативки» выглядит следующим образом: FFFFFFFFF.
Регистровой памятью (Registered DIMM, RDIMM) называют модули ОЗУ, которые имеют на «борту» отдельный регистр для адресов «оперативки» и команд.
Контроллер ОЗУ в процессоре обращается к регистрам, регистры же направляют информацию в микросхемы памяти. Такая организация «оперативки» позволяет увеличить количество модулей на канал RAM за счет снижения электрической нагрузки на контроллер памяти. Контроллер находится либо в северном мосту материнской платы, либо в процессоре. Также вдвое уменьшается емкость модулей памяти, если модуль содержит два регистра.
Регистровая память отличается от обычной, небуферизованной «оперативки», более высокими задержками при чтени и записи информации в модулях ОЗУ. Это происходит из-за того, что модули содержат дополнительный промежуточный узел — буфер. Чтение/запись производит контроллер памяти в процессоре или северном мосту материнской платы. Работа с этим узлом, естественно, требует дополнительного времени работы. Но при этом отметим то, что уменьшается нагрузка на процессор, так как буфер отвечает за непосредственную работу с банками памяти.
Каждый модуль ОЗУ содержит микросхему SPD (Serial Presence Detect). Данная микросхема содержит прошивку модуля памяти. Эта прошивка определяет работу более простых микросхем.
Регистровая и буферизованная память — одно и то же
Регистровая память — это буферизованная память. Как было обозначено выше — регистр — это буфер для адресов и команд при работе с памятью. Процессор или северный мост материнской платы отправляют данные, адреса ячеек памяти и команды. Регистры выполняют команды по указанным адресам.
Такая память стоит дороже обычной, небуферизованной памяти. Используется она исключительно в серверах, потому что позволяет получить больший объем памяти на один процессор в сервере.
Что такое FB-DIMM
FB-DIMM, Full Buffered Dual Inline Memory Module — полностью буферизованная DIMM — это планки ОЗУ DDR2. Плашки ОЗУ при этом используют последовательный интерфейс передачи данных между модулями памяти и контроллером «оперативки». В отличие от стандартных модулей RAM, они используют не 240-pin, а 96-pin из 240 возможных пинов. Такая организация работы позволяет организовывать с помощью контроллеров памяти большее количество каналов на материнской плате. Вплоть до 6 каналов. Данные модули памяти несовместимы с обычными планками «оперативки».
Последовательный интерфейс — это интерфейс передачи данных, при работе которого данные передаются по одному проводу или дорожке на печатной плате друг за другом. Таких проводов (дорожек) может быть несколько, но принцип передачи данных при этом не меняется.
Advanced Memory Buffer, AMB — микросхема, которая организует работу модулей памяти FB-DIMM. Эта микросхема располагается прямо на планке «оперативки».
В один канал памяти при такой организации работы модулей ОЗУ возможна установка до 8 планок «оперативки». Это позволяет, в случае с RAM DDR2, добиться емкости ОЗУ до 192 Гигабайт на один сервер.
В связи с тем, что микросхема AMB добавляет свои задержки в работу модуля памяти, данные плашки работают несколько медленнее модулей RDIMM, регистровой ОЗУ. Но, так как общее количество памяти в данном случае возрастает, то общая производительность системы также возрастает.
Краткая история оперативной памяти
Ниже приводится краткая история развития типов ОЗУ. Начинаем мы ее со времени выпуска памяти SDRAM. Это произошло в 1996 году. Пропускная способность данной RAM составила 1.1 GBps.
Следующей памятью в таблице указана память RDRAM. Она была выпущена в 1998 году. Это была абсолютно новая архитектура ОЗУ. Совершенно новый стандарт от фирмы Rambus. Было выпущено несколько поколений памяти. Она отличалась более высокими частотами, стабильными таймингами, вот только при этом задержки функционирования памяти были немного выше. К сожалению, данная память не выдержала конкуренции на рынке и вынуждена была сойти со сцены рынка памяти.
Следующими в таблице указаны линейки RAM DDR. Double Data Rate Synchronous Dynamic Random Access Memory — синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных. Этот стандарт ОЗУ был выпущен на рынок в 2000 году. Данная память используется и на текущий момент. При этом развивается стандарт для достижения более высоких скоростей функционирования.
Последним типом RAM DDR, выпущенным на рынок, на данный момент является память DDR4.
Типы оперативной памяти. Небуферизированная память, с ECC, регистровая с ECC.
Всё больше людей сталкиваются с проблемой несовместимости оперативной памяти с компьютером. Устанавливают память, а она не работает и компьютер не включается. Многие пользователи просто не знают, что существуют несколько типов памяти и какой именно тип подходит к их компьютеру, а какой нет. В данном руководстве я кратко раскажу из личного опыта об оперативной памяти и где каждая применяется.
Типы памяти используемые в компьютерах:
2. Память c коррекцией ошибок (Память с ECC). Обычная Небуферизованная память с коррекцией ошибок. Такая память ставится обычно в фирменные (брендовые) компьютеры продаваемые в Европе (НЕ СЕРВЕРА), плюсом этой памяти является её большая надёжность при работе. Большинство ошибок при работе памяти удаётся исправить во время работы, даже если они появляются, не теряя данные. Обычно на каждой планке такой памяти 9 или 18 микросхем памяти, добавляется одна или 2 микросхемы. Большинство обычных компьютеров (не серверов) и материнских плат могут работать с ECC памятью. У такой памяти маркировка как правило заканчивается буквой E (ECC), например DDR2 PC-4200E, DDR2 PC-6400E, DDR3 PC-8500E или DDR3 PC-10600E. Фото небуферизированной памяти c ECC можно видеть ниже.
Различие памяти с ECC и памяти без ECC можно видеть на фото:
Хоть большинство продаваемых плат и поддерживают эту память, но совместимость с конкретной платой и процессором лучше узнать заранее до покупки. Из личного опыта 90-95% материнских плат и процессоров могут работать с памятью ECC. Из тех, что НЕ могут работать: платы на чипсетах Intel G31, Intel G33, Intel G41, Intel G43, Intel 865PE. Все материнские платы и процессоры начиная с первого поколения Intel Core все могут работать с ECC памятью и от материнских плат это не зависит. Под AMD процессоры вообще практически все материнские платы могут работать с ECC памятью, за исключением случаев индивидуальной несовместимости (такое бывает в редчайших случаях).
3. Регистровая память (Registered). СЕРВЕРНЫЙ тип памяти. Обычно он всегда выпускается с ECC (коррекцией ошибок) и c микросхемой «Буфером». Микросхема «буфер» позволяет увеличить максимальное количество планок памяти, которые можно подключить к шине не перегружая её, но это уже лишние данные, не будем углубляться в теорию. В последнее время понятия буферизованный и регистровый почти не различают. Если утрировать: регистровая память = буферизованная. Эта память работает ТОЛЬКО на серверных материнских платах способных работать с памятью черем микросхему «буфер».
Помните! Регистровая память с ECC со 100% вероятностью НЕ РАБОТАЕТ на обычных материнских платах. Она работает только на серверах!
4. FB-DIMM Fully Buffered DIMM (Полностью буферизованная DIMM), — стандарт компьютерной памяти, который используется для повышения надёжности, скорости, и плотности подсистемы памяти. В традиционных стандартах памяти линии данных подключаются от контроллера памяти непосредственно к линиям данных каждого модуля DRAM (иногда через буферные регистры, по одной микросхеме регистра на 1-2 чипа памяти). С увеличением ширины канала или скорости передачи данных, качество сигнала на шине ухудшается, усложняется разводка шины. Это ограничивает скорость и плотность памяти. FB-DIMM использует другой подход для решения этих проблем. Это дальнейшее развитие идеи registered модулей — Advanced Memory Buffer осуществляет буферизацию не только сигналов адреса, но и данных, и использует последовательную шину к контроллеру памяти вместо параллельной.
Модуль FB-DIMM имеет 240 контактов и одинаковую длину с другими модулями DDR DIMM, но отличается по форме выступов. Подходит только для серверных платформ.
Спецификации FB-DIMM, как и другие стандарты памяти, опубликованы JEDEC.
Компания Intel использовала память FB-DIMM в системах с процессорами Xeon серий 5000 и 5100 и новее (2006—2008 годы). Память FB-DIMM поддерживается серверными чипсетами 5000, 5100, 5400, 7300; только с процессорами Xeon, основанными на микроархитектуре Core (сокет LGA771).
В сентябре 2006 года компания AMD также отказалась от планов по использованию памяти FB-DIMM.
Если Вы затрудняетесь с выбором памяти для своего компьютера, то уточните у продавца сообщив ему модель материнской платы и модель процессора.
Память с пониженным питанием, «L» память
Могут ли работать модули DDR3 вместе с DDR3L? И можно ли ставить модули DDR3L вместо DDR3? Да, в большинстве случаев эти модули имеют обратную совместимость и могут быть взаимозаменяемыми, но есть и исключение. Объясню этот момент более подробно. Если взять, например, спецификацию на модуль памяти SODIMM 4GB DDR3L Kingston KVR16LS11/4 1Rx8 512M x 64-Bit PC3L-12800CL11 204-Pin, то в ней указано, что питание на модуль возможно двух стандартов:
1.45V) and 1.5V (1.425V
1.575V) Power Supply;
VDDQ = 1.35V (1.28V
1.45V) and 1.5V (1.425V
Можно сделать ещё один вывод. Память с пониженным питанием более универсальна, т.к. может работать в любых системах, как в тех, что расчитаны на пониженное питание памяти, так и в тех, где питание памяти стандартное.
Примечание: Я не рекомендую ставить «L» модули вместе с оверклокерскими модулями, т.к. оверклокерские модули рассчитаны наоборот на повышенное напряжение, а оно может быть выше верхнего предела напряжения для «L» модулей. В таком случае «L» память может не выдержать и перестать функционировать навсегда.
Registered DIMM: основные моменты
Как известно, одним из самых главных требований к модулю памяти (впрочем, как и к любому другому устройству) является максимальная отказоустойчивость стабильное функционирование без сбоев и ошибок в течение как можно большего непрерывного промежутка времени. Модули памяти класса PC Registered DIMM разработаны специально для обеспечения максимальной отказоустойчивости подсистемы памяти. Кроме этого они предоставляют два отдельных режима функционирования, оптимизации доступа к микросхемам памяти и выполнения операций, речь о которых пойдет далее.
Вся последующая информация, касающаяся топологии печатной платы (PCB Printed Circuit Board), а также рекомендаций и требований по разводке PCB, является базовой и может быть применена при рассмотрении не только конкретных типов модулей памяти, а и любых периферийных устройств, работающих на больших частотах общая разница минимальна. Отличия во временных параметрах, отдельных монтируемых компонентах (типа специфических микросхем), используемых конкретных топологических схемах и геометрии сигнальных линий исключительно численные и зависят от типа устройства и схемы согласования, применяемых в данных модулях памяти.
В настоящей статье довольно подробно описаны как основные отличительные особенности модулей памяти типа Registered DIMM, так и требования к разводке сигнальных трасс на печатной плате, включая узкоспециализированную информацию о монтируемых компонентах, которая может быть полезна для более детального ознакомления со спецификацией. Кажущуюся на первый взгляд слишком специфической информацию просто необходимо дать, чтобы (по мере возможности) отпали многочисленные возникающие вопросы о нестабильности работы как модулей памяти в целом, так и вообще устройств. Важно, чтобы читатель понял сложность разработки и реализации конечных продуктов такого уровня, как описываемые далее модули Registered DIMM, что поможет сузить в некоторых случаях круг поиска либо необходимого оборудования, либо причины возможных проблем неисправности или нестабильного функционирования. Таким образом, данный материал, думается, будет интересен самым широким слоям пользователей: либо уже столкнувшимся с определенными проблемами, либо желающим разобраться (на абсолютно разном уровне) и узнать больше об описываемых ниже модулях памяти, либо для тех, кто еще не остановил свой выбор на необходимом продукте данного класса и занимается постоянным поиском.SDRAM Registered DIMM, как концепция Registered DIMM
Модули 168pin, 3.3V, 72bit ECC SDRAM Registered DIMM (в дальнейшем SDRAM Registered DIMM, поскольку схема ECC принята за своего рода стандарт де-факто в данных модулях) в отличие от обычных обычных SDRAM DIMM имеют усовершенствованный механизм функционирования, обеспечивающий их гарантированную работу на частоте 100 MГц. Сама спецификация РС100 разработана именно для производства памяти, работающей на частоте 100 MГц, и использует технологию, применяющуюся при производстве пакетно-конвейерной кэш-памяти, что дает возможность уменьшить время запроса/вывода данных на шине с 10 нс до 8 нс, т.е. даже меньше, чем длительность периода тактовой частоты 100 MГц шины (tCK=10 нс).
Геометрия печатной платы Registered DIMM полностью соответствует требованиям, предъявляемым в рамках стандарта ANSI Y14.5M-1994, который сертифицирован для стандартных модулей класса Unbuffered/Buffered SDRAM DIMM.
| Габаритные размеры PCB Registered DIMM | ||||
| Габарит | Минимальный | Типичный | Максимальный | |
| Длина печатной платы модуля, мм | 133.22 | 133.37 | 133.52 | |
| Высота печатной платы модуля, мм | 38.12 | 43.18 | ||
| Толщина печатной платы модуля, мм | 1.17 | 1.27 | 1.37 | |
| Толщина модуля, включая монтаж микросхем, мм | 8.13 | |||
| Высота сигнального вывода, мм | 1.95 | 2.40 | 2.65 | |
| Ширина сигнального вывода, мм | 0.95 | 1.00 | 1.05 | |
| Расстояние между соседними сигнальными выводами, мм | 0.22 | |||
| Ширина механического ключа, мм | 2.00 ±0.10 mm | |||
| Примечание: | согласно ANSI Y14.5M-1994, расхождение не должно превышать ±0.13 от указанного размера | |||
Схемотехнически модуль SDRAM Registered DIMM, кроме микросхем памяти и, обязательно, микросхемы последовательного детектирования (SPD Serial Presence Detect), содержит и другие компоненты. Во-первых, это 18 бит 1:1 микросхемы-регистры (Register) типа 16835 или 162835 (с внутренними демпфирующими резисторами, сглаживающими «выбросы», обуславливаемые влияниями паразитных емкостей и индуктивностей, Internal Damping Resistor), обеспечивающих страничную организацию памяти. Во-вторых микросхема PLL (Phase Locked Loop) типа 2509 (1:9) и 2510 (1:10) фазовой автоподстройки частоты (ФАПЧ) с обратной связью (автоматическая регулировка) для задания и точного удержания необходимого значения частоты. Некоторые конфигурации позволяют не использовать микросхему ФАПЧ Non PLL Implementation. Микросхемы серии Register 16835/162836 и PLL 2509/2510 рекомендуются к применению, однако могут заменяться на эквивалентные.
Микросхемы-регистры играют роль транзитных буферов, перераспределяя адреса, и применяются для трансляции команд с их последующей передачей в микросхему памяти с задержкой в 1 такт. Тем не менее, данное +1T пенальти обычно включается в общий цикл ожидания контроллера памяти, обслуживающего Registered DIMM, поэтому в конечном итоге не выполняется никаких фаз дополнительно вводимой задержки. Микросхема PLL значительно уменьшает нагрузку на систему синхронизации, а устройства Register на командно-адресные сигнальные линии, что в результате позволяет использовать до 36 микросхем памяти на полную физическую строку (две физические строки или полный банк). Стандартно, микросхемы SDRAM имеют параллельную схему включения, что суммарно увеличивает потребляемый ток всеми устройствами, кроме чего не имеют возможности самоуправления (отключения) командно-адресного интерфейса. Буферные регистры наоборот обладают интерфейсом отключения входов, поэтому в состоянии деактивации ток утечки отсутствует.
Полная спецификация на модули SDRAM Registered DIMM указана в документах JESD21-C-4.5.7 и JESD JC-40, и все требования, описанные в рамках этих технических документов, должны строго выполняться сторонними разработчиками. Схемотехнические модификации не запрещаются, однако требуют жесткого согласования с требованиями, определяемыми рамками стандартов в части, касающейся сигнального интерфейса для выполнения обязательной тайминговой программы поддержки коммутаций 66/100 MГц (два специфических режима функционирования модулей Registered DIMM). После введения некоторых модификаций по оптимизации нагрузок на основные линии или маршрута прохождения сигнала (трассировка), разработанная схема должна подвергнуться тщательному анализу на специальных симуляторах и пройти лабораторные проверки по обеспечению выполнения основных требований касательно целостности сигнала и дальнейшего гарантированного четкого функционирования.
Конфигураций (модификаций) модулей памяти SDRAM Registered DIMM, описываемых в рамках упоминавшихся ранее стандартов, в виду специфичности применения существует довольно мало. Они характеризуются четкой схемой использования компонентов, что сказывается на общем объеме модуля памяти (несколько модификаций модулей объема 64, 128, 256, 512 и 1024 Mбайт) и нагрузке на основные сигнальные линии. Количество строк (# Rows of SDRAM) определяет нагрузку на линию RAS# и прямо указывает количество физических банков (1 или 2), занимаемых одним модулем в системе. Количество логических банков (# Banks in SDRAM) определяет архитектуру используемой микросхемы памяти и характеризует количество внутренних банков (в микросхемах SDRAM они «независимы» используют собственные для каждого банка усилители, формирователи сигналов и другую логику), определяющих количество массивов ячеек и объем памяти микросхемы.
Идентификация модуля системой происходит, как обычно, при помощи схемы последовательного детектирования (SPD), оговоренной в рамках JESD21C-4.1-R91. Ключевыми моментами в карте программирования EEPROM для корректного распознавания модуля SDRAM Registered DIMM и его функционирования являются байты: 2, 3, 4, 5, 6, 7, 8, 11, 13, 14, 21, 126 и 127 (см. пример карты программирования).
Рассмотрим подробнее особенности функционирования в системе модуля. Схема синхронизации SDRAM Registered DIMM выглядит следующим образом. От внешнего системного тактового генератора (CK97/CK98 или его эквивалента) синхросигналы поступают непосредственно на микросхему ФАПЧ, имеющую петлю обратной связи (с емкостью в цепи ОС для уменьшения фазовых ошибок) для подавления возможной девиации входящего тактового сигнала. Микросхема PLL коммутирует тактовые сигналы отдельно для микросхем SDRAM и Register с умышленным перекосом в 250 пс для обеспечения поступления большего количества адресов и увеличения длительности подготовки контрольных сигналов через микросхему Register на микросхемы SDRAM. Дополнительный перекос синхросигналов на микросхемы SDRAM и Register (±50 пс) обусловлен разностью длин сигнальных трасс к данным микросхемам на PCB. Фазовое отношение между системным синхросигналом и входным тактовым сигналом ФАПЧ является системозависимым. Кроме этого, вводится умышленный перекос 2.14 нс (±0.41нс) на тактовом входе (PCLKIN) контроллеров памяти базовых логик (например, FW82443BX или FW82443GX) от системного тактового синтезатора для совместимости с сигнальным протоколом PC100 SDRAM Unbuffered DIMM, согласно JESD21C-4.5.4-R9, чтобы была возможность использования в системе «разноплановых» модулей памяти.
Поэтому, протокол синхросигналов SDRAM Registered DIMM одной тактовой частоты и линией опорного напряжения (VREF = 1.4V) выглядит следующим образом. После коммутации, синхросигнал появляется на микросхемах Register, затем, после задержки в 250 пс, синхросигналы от системного тактового генератора появляются одновременно (с сигналом с PLL) на DIMM и входах микросхем SDRAM, а еще через 2140 пс синхросигнал появляется на входе контроллера памяти базовой логики. Здесь нужно учесть, что для тактовых сигналов системы (вход PCLKIN), микросхем SDRAM, Register и PLL опорным является передний фронт импульса синхросигнала на входе микросхемы ФАПЧ. Все умышленные задержки и выравнивание фазы контролируются емкостями и/или длинами сигнальных трасс.
Сигнал REGE подается на микросхему Register совместно с напряжением VDD через резистивную развязку и инвертирующий элемент. Именно этот сигнал и определяет один из двух режимов функционирования модуля: режим Buffered работает только при 15 нс тактовом импульсе (66.67 MГц), а режим Registered только при частоте шины 100 MГц (10 нс период).
Умышленно вводимый запас времени (Margin) для режима Buffered получается из тайминговых параметров режима Registered. Для полностью завершенных систем с высоким уровнем анализа таймингов, разработчик должен складывать/вычитать с/из этим запасом времени другие параметры. К последним относятся: время распространения сигнала от контроллера памяти до разъема DIMM (tSF System to DIMM Flight Time), перекос сигнала (Clock Skew), случайные выбросы (Clock Jitter), синхронизация внешнего регистра с задержкой на выходе (External Register Clock to Output Delay) и т.д. Тайминги в режиме Registered крайне критичны, а в режиме Buffered представляются на основе анализа таймингов режима Registered.
Схемотехника модулей SDRAM Registered DIMM основывается на обычной схеме построения ECC-модулей (72bit), одно- и двухстрочной организации, и предусматривает использование х4 (иногда х8, но ограничения по нагрузке на линиях DQ[63:0], DQMB[7:0], WE# и S[3:0]# должны быть рассчитаны дополнительно) микросхем SDRAM, полностью отвечающих стандарту РС100, прошедших тестирование в специальных условия.
Компоненты (микросхемы памяти, PLL и микросхемы-регистры) монтируются с одной (Single Side) и с двух сторон (Double Side) печатной платы, позиционируясь друг относительно друга, исходя из требований, предъявляемых к распределению монтажных мест и разводке трасс. Емкостные и резистивные развязки для микросхем SDRAM должны монтироваться в непосредственной близости от энергетических выводов один из способов уменьшения влияния дифференциальной формы ЭМИ (электромагнитной интерференции), возникающей вокруг сигнальных трасс в виде токовых петель. Двухрядная, двухсторонняя организация модулей, называемая Stacked, схемотехнически реализуется или планарно в два ряда, или использует накладной монтаж микросхем памяти друг на друга (IC-Tower), имеющих специальную цоколевку для конфигураций высокой плотностью расположения (Stacked SDRAM). Схема Stacked DIMM предполагает размещение на одном модуле 36 микросхем памяти, что при общей 64bit (+8 bit ECC) шине данных возможно только при использовании микросхем памяти организации х4, занимает две физические строки (полный банк) и определяет максимальную нагрузку на линии DQ[63:0], DQMB[7:0], WE# и S[3:0]#. В этом случае сигналы выбора кристалла CS#[1:0] и разрешения синхронизации CKE[1:0] имеют коммутируемые назначения: первая копия этих сигналов (CS0# и CKE0) управляет нижним рядом, а вторая (CS1# и CKE1) верхним.
Сигнальный интерфейс модулей SDRAM Registered DIMM предусматривает семь сигнальных категорий, разбитых по принципам особенностей топологической реализации.
| Сигнальные категории модуля SDRAM Registered DIMM | |||
| Сигнальная группа | Сигнал | Сигнальная группа | Сигнал |
| Синхронизация | CK[3:0] | Выбор кристалла | S[3:0]# |
| Данные | DQ[63:0], CB[7:0] | Разрешение синхронизации | CKE[1:0] |
| Маскирование данных, 1 | DQMB [0,2,3,4,6,7] | Адресация и контроль | A[13:0], BA[0,1], RAS#, CAS#, WE# |
| Маскирование данных, 2 | DQMB [1,5] | ||
Исходя из правил схемотехнической реализации модулей, основанной на особенностях интерфейса микросхем Register и PLL, а также учитывая их электрические параметры и внешние ограничения по нагрузке, разработаны схемотехнические рекомендации (базовый дизайн) SDRAM Registered DIMM для разных конфигураций.
Так, для 64 Мбайт Unstacked-модулей SDRAM Registered DIMM и для модулей, использующих 18 микросхем SDRAM (128, 256 и 512 Мбайт), используется две микросхемы Register. Для Stacked-модулей SDRAM Registered DIMM, использующих 36 микросхем SDRAM (256, 512 и 1024 Мбайт) три микросхемы Register.
Общее правило распределения нагрузки на выходах микросхемы PLL такое: четыре микросхемы SDRAM на один выход OUTх микросхемы ФАПЧ (сигнал PCLK). Последний выход OUTn остается зарезервированным для создания петли обратной связи, назначение которой описывалось ранее, со входом FDBK (FeeDBacK) микросхемы фазовой автоподстройки частоты.
| Использование микросхем Register в модулях SDRAM Registered DIMM | ||||
| Модуль DIMM | Номер Register | Количество Register | Емкость, Мбайт | |
| Stacked DIMM | с микросхемой PLL | 162835 | 3 | 256/512/1024 |
| Unstacked DIMM | с микросхемой PLL | 16835 | 2 | 128/256/512 |
| 64 Mбайт DIMM | с микросхемой PLL | 162835 | 2 | 64 |
| 64 Mбайт DIMM | без микросхемы PLL | 162835 | 2 | 64 |
Топологическая схема PCB модулей SDRAM Registered DIMM предусматривает соответствие материала печатной платы требованиям материалов электронной техники UL-94V-0 (текстолит), задержку распространения по внутренним слоям (Soi) 2.0-2.2 нс/фут, задержку распространения по внешним слоям (Sou) 1.6-2.2 нс/фут, полное сопротивление трассы (Zo) 58.5–71.5 Ом, шестислойную схему 4mil типа S-G-S-S-P-S при топологическом интервале 2.9-4-2.8-4-2.9 mils или шестислойную схему 6mil типа S-G-S-S-P-S при топологическом интервале 1.8-2.6-8.2-2.6-1.8 mils, где mil=0.0025 см. Плата должна иметь в основе полностью заполненные по площади сечения модуля энергетический (P) и экранирующий (G) слои, и выполняться согласно одной из двух уже просчитанных топологий (базовый дизайн), используя 4/6 mil ширину сигнальной трассы (слой S).
Дальнейшее развитие специфики Registered DIMM и увеличение частоты функционирования памяти дало толчок к появлению модулей PC133 SDRAM Registered DIMM, работающих соответственно на частоте 133 MГц. Однако в рамках основных документов спецификации JEDEC на модули этого класса соответствующих изменений произведено не было, что говорит о «узком круге» стандартизации в рамках отдельной спецификации, разработанной небольшой группой производителей и согласовано с разработчиками базовых логик (чипсетов). Поскольку общая схема согласования и топологических требований для каждой сигнальной группы известна, была сделана поправка на системные тайминги, регламентированные рамками требований открытой спецификации PC133: кроме использования микросхем памяти, гарантированно функционирующих на частоте 133 MГц, были сделаны поправки в модели согласования (сигнальная группа синхронизации CK[3:0] и CKE[1:0]), модификация и перерасчет топологии (остальные сигнальные группы) в следствие чего расширен базовый дизайн модуля и убран режим функционирования Buffered (на модулях PC133 SDRAM Registered DIMM линия REGE подтягивается до высокого уровня внешним резистором). Основной упор был, понятно, сделан на перерасчет таймингов PLL. Таким образом, новые модули PC133 SDRAM Registered DIMM предполагают модифицированный механизм функционирования исключительно в режиме Registered на частоте 133 MГц.
«Родственный» стандарт 184pin, 2.5V (SSTL_2), 64/72bit PC DDR SDRAM Registered DIMM, в отличие от ранее рассмотренного SDRAM Registered DIMM, разработан для применения в системах, поддерживающих технологию памяти DDR SDRAM, (PC200/PC266 с синхронизацией 100/133 MHz соответственно), оговоренную в рамках документа JEDEC JC-42.3-98-227A.
Основное отличие данного стандарта от рассматриваемого ранее на схемотехническом уровне заключается в том, что он поддерживает конфигурации как расширенной шины с поддержкой кода коррекции ошибок (72bit, 64bit+8bit ECC), так и стандартной (64bit). Модуль DDR SDRAM Registered DIMM основывается на SSTL_2-совместимом питающем протоколе (2.5V I/O, VDD=VDDQ=2.5V ±0.2V). Он содержит 13/14 bit микросхемы-регистры SSTL Register типа 1:2/1:1 соответственно, обеспечивающие страничную организацию памяти, и микросхему PLL (1:10), также функционирующую на SSTL-уровнях. Схемы распределения нагрузки на микросхемы Register и PLL несколько отличаются от описываемых ранее, использующихся в SDRAM Registered DIMM. Кроме данных компонент, некоторые конфигурации модулей включают еще и дополнительно коммутаторы на полевых транзисторах (FET-switches) основанных на схеме с открытым ненагруженным стоком (Open-Drain), применяющиеся для улучшения помехозащищенности проходящего сигнала и активизации соответствующих микросхем памяти.
По оснащенности вышеперечисленными компонентами, а также по базовому дизайну (об этом подробнее далее) модули DDR SDRAM Registered DIMM делятся на группы, спецификации на которые в последствии могут расширяться. DDR Registered DIMM модули с высокой плотностью размещения компонентов имеют монтаж микросхем памяти, отличающийся от применяемого в SDRAM Registered DIMM двухрядное расположение микросхем с обоих сторон печатной платы не используется, а применяется исключительно накладной монтаж IC-Tower.
В модулях DDR SDRAM Registered DIMM используют дифференциальный протокол синхронизации дифференциальные входные синхропары CK[1:0]/CK[1:0]# (позитивный сигнал/негативный «двойник») точка пересечения (средняя точка, уровень опорного напряжения) которых (по фронту CK[1:0]) являются опорной относительно поступления адресных и контрольных сигналов. Топология сигнальных трасс, временные протоколы и требования стандарта DDR SDRAM Registered DIMM отличаются лишь численно от общих требований Registered DIMM с упором на технологию DDR (обмен данными происходит по фронту и срезу (Both Edges) основных синхросигналов, CK[1:0]#). Как и в предыдущем случае, все требования, выдвигаемые для функционирования в режиме Registered с использованием микросхем Registered и PLL, четко оговорены в рамках документа JESD JC-40. Конфигурации модулей DDR SDRAM Registered DIMM объемом 64, 128, 256, 512, 1024 и 2048 Mбайт поддерживают микросхемы памяти емкостью 64, 128, 256 и 512 Mбит организации х4/х8 (Planar Components), применяющиеся для производства планарных модулей (Planar или Unstacked DIMM), и х4 высокой плотности упаковки (High Stack Package), использующихся при реализации модулей с высокой плотностью размещения компонентов (Stacked DIMM).
Цоколевка модуля DDR SDRAM Registered DIMM полностью соответствуют стандарту DDR SDRAM DIMM с/без ECC. Ранее отсутствовавший в спецификации SDRAM Registered DIMM асинхронный LVCMOS низкоуровневый сигнал RESET# применяется для гарантированного перевода выходов микросхемы Register в активное низкое состояние по требованию. Сигналы маскирования DM[8:0], имеющие высокий активный уровень, совместно с действующими входными данными DQ[63:0] имеют умышленно введенную однотактную задержку формирования после поступления команды записи. Фронт и срез сигналов DQS[8:0] применяются для стробирования приема/передачи данных непосредственно по линиям DQ[63:0]: в режиме передачи для считываемых данных, в режиме приема для записываемых, причем фронт и срез является командным для чтения данных, а середина строба для записи. Вывод FETEN является опциональным и используется в конфигурациях, имеющих коммутаторы на полевых транзисторах (группы F, H и K). Линии VDDSPD, VDDID и VDDQ выполняют соответственно функции питания микросхемы SPD (данный вывод должен быть изолирован от линий питания VDD и VDDQ), идентификационного флага напряжения VDD и питания линий данных. Уникальный сигнал REGE, осуществляющий переключение между двумя специфическими режимами функционирования, отсутствует в настоящем стандарте DDR SDRAM Registered DIMM, что говорит о функционировании исключительно в режиме Registered.
Идентификация модуля системой происходит, как обычно, при помощи схемы последовательного детектирования (см. пример карты программирования), оговоренной в рамках JEDEC ballot JC-42.5-5-99-102, описывающего стандарт стандарт SPD для DDR SDRAM Registered DIMM. Однако данное требование целиком опирается на основной стандарт последовательного детектирования, описываемый в упоминающемся ранее документе JESD21C-4.1-R91.
Габаритные размеры PCB DDR SDRAM Registered DIMM полностью соответствуют типоразмерам Registered DIMM, приводимым ранее. Топологическая схема предусматривает соответствие материала печатной платы требованиям UL-94V-0, задержку распространения по внутренним слоям (Soi) 2.0-2.2 нс/фут, задержку распространения по внешним слоям (Sou) 1.6-2.2 нс/фут, полное сопротивление трассы (Zo) 54-66 Ом и восьмислойную схему 4/6 mil типа S-G-P-S-S-P-G-S.
Общие требования по трассировке и расчету параметров модулей Registered DIMM сводятся к рассмотрению нескольких моментов в расчете топологии модуля и размещении связующих компонентов. Для стандартов SDRAM Registered DIMM и DDR SDRAM Registered DIMM данные требования и различия носят численный характер, поэтому конечный производитель должен учитывать настоящие рекомендации. Рассмотрим требования для DDR SDRAM Registered DIMM.
Задержка подачи управляющих синхросигналов к микросхемам памяти на модуле оптимизирована для высокоскоростных операций на уровне топологии и трассировки печатной платы. Полная задержка поступления синхросигнала складывается из времени задержки распространения от интерфейса модуля до входных выводов микросхемы PLL, времени задержки распространения по сигнальной трассе от микросхемы ФАПЧ до микросхемы SDRAM и задержки «pin-pin» на пассивных компонентах типа серий резисторов. Эта суммарная задержка рассчитывается и моделируется непосредственно производителем модуля согласно общей спецификации и требованиям к тайминговой программе конкретной сигнальной группы. Иными словами, предлагается конкретная базовая модель с точно рассчитанными параметрами (Reference Net, например, в случае DDR SDRAM Registered DIMM семь модификаций A, B, C, E, F, H и K), имеющая конкретную топологию, изменяя которую добиваются оптимизации согласования по таймингам и маршрута сигналов, однако установленные временные и нагрузочные параметры остаются постоянными.
Изначально, номинальная задержка распространения сигнала от входа PLL до входа соответствующей микросхемы принята за 0 пс. Промежуток подачи синхросигнала на вход микросхемы ФАПЧ не должен регулироваться источниками вариаций временных параметров, включающих входную емкость PLL, допустимые отклонения номиналов использующихся резисторов и емкостных характеристик выводов, а также импедансных вариаций (изменение полного сопротивления), которые могут давать эффект. Однако, реализуя эти вариации, можно изменять и контролировать задержку в промежутке ±100 пс на рассматриваемом участке.
Наиболее важный фактор, влияющий на параметры опорного синхросигнала это обеспечение четко рассчитанного промежутка поступления синхросигнала на микросхему памяти. Базовый дизайн модуля памяти предполагает заранее рассчитанную сеть параметров со стандартными задержками. Конкретный производитель конечного модуля может изменять эти параметры в пределах ранее указываемого промежутка (±100 пс) при помощи петли обратной связи в цепи микросхемы PLL, учитывая возможные «всплески». Данное значение не включается в крайний результат «погрешности» временного перекоса на PLL, возникновения фазовой ошибки и отклонения от номинала конденсатора в цепи ОС.
Непосредственно синхросигнал, поступающий на микросхему Register, должен совпадать по фазе с синхросигналом микросхем памяти с возможностью отклонения в определенные ранее ±100 пс. Фактическая же задержка может варьироваться и зависит от входной емкости микросхем памяти, входной емкости микросхемы Register, перекоса на выходе PLL, обусловленного паразитными наводками на РСВ, и уже конкретно топологическими отклонениями, вызванными несовершенностью технологии изготовления и имеющих вторичный эффект. В случае прихода синхросигнала на вход микросхемы Register раньше, чем синхросигнала на вход микросхем памяти, синфазность можно исправить увеличением в цепи микросхемы-регистра номинала сопрягающего (выравнивающего) конденсатора (Clock Padding Capacitor), компенсирующего временной сдвиг между сигналами, затягивая фронт и срез тактового импульса.
Все вносимые изменения в базовую модель требуют тщательной перепроверки новой модели. Моделирование позволяет непосредственно каждому производителю модуля памяти добиваться комбинированием параметров номинального 0ps отношения между входящим синхросигналом микросхем Register и микросхем памяти (синфазность). Данное условие довольно критично и его анализ позволяет рассчитывать и точно удерживать требуемые характеристики, составляющие такой параметр, как целостность сигнала (Signal Integrity) на входах микросхем памяти и Register. Например, там где «регистровые» синхросигналы не «вмещаются» в идеальное тайминговое окно (четкое совпадение соответствующих значений на конкретном участке), не менее критичные пост-регистровые тайминги необходимо корректировать для обеспечения четкого выполнения операций и гарантированного функционирования модуля, а также устранения возникновения возможных «плывущих» таймингов (рассредоточение временных параметров).
Итак, после краткого технического экскурса становится очевидным область применения модулей Registered DIMM это, конечно же, системы с максимальной степенью отказоустойчивости (например, сервера), базирующиеся, на логических наборах, поддерживающих модули PC Registered DIMM. Например, SDRAM Registered DIMM поддерживается наборами i82440BX и i82440GX производства Intel и логиками ServerWorks ServerSet III xE производства ServerWorks, а модули DDR SDRAM Registered DIMM чипсетами AMD-760MP и AMD-760MPX. Для такого заключения есть абсолютно все основания: наличие на модуле отдельной реализации фазовой автоподстройки частоты с обратной связью (PLL) для стабилизации протокола группы синхросигналов и уменьшения нагрузки на сигнальные линии, 72bit организация модуля с кодом коррекции ошибок (ECC) для выделения и устранения возможных ошибок, наличие специализированной микросхемы страничной адресации (Registered), плюс, схемотехнически индивидуальный подход с некоторыми собственными правилами разводки и монтажа требования для «встречного» согласования по временным параметрам и минимизации влияния ЭМИ.
Необходимо заметить, что, поскольку модуль памяти Registered DIMM является довольно специфическим устройством с особенностями функционирования, далеко не каждый логический набор (чипсет) поддерживает эту разновидность модулей синхронного ДОЗУ. Производитель материнской платы, использующий такой чипсет, обязан предоставить список вендоров (конечных производителей), модули памяти которых успешно прошли тестирование на данной платформе. Поэтому для компоновки конечной системы следует подбирать модули памяти согласно предлагаемого списка производителя платформы сертифицированных модулей памяти. Справедливости ради надо также заметить, что некоторые производители материнских плат полностью исключают поддержку модулей, отличных от Registered DIMM (в такой системе обычные модули Unbuffered DIMM функционировать не будут), поэтому необходимо внимательно изучать спецификацию желаемой платформы.